高速先生。
作者 |周偉.
我們經常會遇到很多通過高速聯結器連線的系統，訊號按照PCIe3或PCIe4的協議進行路由，通常很多聯結器的阻抗通常是100歐姆標準，而PCIe3或PCIe4根據協議或晶元要求是85歐姆標準，所以這個時候我們的線路阻抗按照85歐姆或100歐姆比較好
以下是線路阻抗的一些晶元要求或協議要求。
總而言之，它是PCIe 30以下為100歐姆，PCIe3以上為85歐姆標準，倍率越高，阻抗容差要求越嚴格。
現在，我們的一位客戶遇到了上述實際問題。 客戶的系統由CPU板和FPGA板組成，其中CPU板上有4個高速聯結器，FPGA板上有1個聯結器，中間的訊號採用PCIe30 協議，以後可公升級支援 PCIe 40協議，而中間的聯結器是常規的背板聯結器，如下圖所示：
那麼客戶報告的問題如下：
同時，測試的眼圖也比較差，眼睛幾乎睜開了，看起來還沒醒過來。
對應CPU板的位置如下圖所示：
在同一塊板上，其中兩個聯結器容易出現問題，另外兩個沒有發現任何問題，在這種情況下，我們的處理方法是先看PCB設計，然後根據設計看下一步。
開啟 PCB 設計檔案，檢視 Card3 聯結器上的 TX0 和 Card4 聯結器上 RX1 的走線，如下圖所示：
tx0 上的 card3 聯結器在底層，聯結器也被掏空了，BGA 沒有優化，其他訊號一起過來，優化方法差不多，沒有理由單獨訊號差;
Card4 聯結器上的 RX1 位於 ART12 層，除了 BGA 之外，沒有優化，但這個訊號位於一組走線的邊緣。 從設計的角度來看，沒有太多的問題，它比較常規。
從設計上來說，真的沒什麼明顯的問題，出問題一定有妖，懂我們高速先生套路的童鞋們一定知道我們接下來的操作，就是一頭騾子是一匹馬，把它拉出來溜溜球——物理板來測試阻抗，看看阻抗有什麼區別。
card3 的系統阻抗連線到背板。
從card3的系統阻抗來看，首先，問題最大的聯結器阻抗較高，最高可達107ohm，其次，有問題的tx0訊號的阻抗在card3上最低，約為83ohm，底板阻抗約為90 91ohm
card4底板的系統阻抗。
從card4的系統阻抗來看，最大的問題還是聯結器的高阻抗，最高到107ohm左右，最高阻抗正好是有問題的rx1訊號，card4的整體阻抗在88ohm左右，底板的阻抗在94ohm左右， 此時，從反射的角度來看，RX1線上的阻抗和聯結器的阻抗偏差最大;
從兩個板子系統的阻抗測試結果來看，有幾個共同的特點：一是聯結器的阻抗高，二是底板的阻抗控制在92 94ohm左右，無論子卡是card3還是card4，阻抗都應按85ohm的阻抗要求控制， 並且整體阻抗在90ohm以下。
看到這裡，我們的問題來了
end —q
本期問題。 從解決問題的角度來看，如何設計card3和card4聯結器所在的子板來解決當前的問題？歡迎大家暢所欲言。
如果你不想錯過《高速先生》的精彩內容，請記得點選上方藍色的“高速先生”字樣，右上角的“...點選“Make Star”。 第一次看到高速先生的推文，感謝您的關注與支援！
掃碼注意力
高速先生。
如果您認為內容還不錯，請單擊“觀看”。