隨著人工智慧和其他先進技術的快速發展，對加速計算的需求不斷擴大，晶元設計人員正在尋找將更多元件安裝到處理器中的方法。 造成這種情況的部分原因是伺服器和膝上型電腦內部的電路板不會超出其外殼，因此不會構成威脅。
作為正在進行的工作的乙個例子，英特爾研究人員在週六的一次技術活動中展示了3D堆疊CMOS電晶體與背面電源和直接背面接觸相結合。 這種創新設計將有助於摩爾定律的持續發展，以在未來擴充套件到半導體的更高效能。 英特爾聲稱，其首創的進步將有助於延續摩爾定律，在未來擴充套件到更高效能的半導體。 英特爾預計在四年內將出現五個晶元節點，並且需要新的晶元架構才能進入英特爾所謂的“埃時代”。 在那些日子裡，晶元內部的一些物理特徵將不再能夠像今天這樣以奈米或十億分之一公尺為單位進行精確測量。 英特爾一年前設定了乙個目標，即到 2030 年將摩爾定律擴充套件到單個處理器封裝上的 1 萬億個電晶體。 這大約是當時微晶元數量最多的10倍。 摩爾定律指出，隨著微晶元上電晶體數量的增加，計算機的速度和功率預計將每兩年翻一番。 在週六的技術展示會上，英特爾專家展示了 3D 堆疊 CMOS（互補金屬氧化物半導體）電晶體以及背面電源和背面觸點。 這意味著英特爾已經展示了以小至 60nm 的柵極間距垂直堆疊互補場效應電晶體的能力，這一過程可以提高面積效率——類似於兩層或三層樓的房子可以提供更多的平方英呎，同時大量使用更少的面積。 英特爾動畫顯示了乙個帶有白線的 3D 堆疊，表明電源軌道正在從矽片下方移動，為矽片上方的資料互連留出更多空間。 背面電源和直接背面接觸僅意味著處理器的電源互連（或電線）移動到矽下方，以便為矽上方的資料互連留出更多空間。 此外，電源互連可以做得更大，因此電阻更小。 英特爾在乙份新聞稿中聲稱，垂直堆疊和後置電源表明該公司在全柵極電晶體科學方面處於領先地位，“使其領先於競爭對手”。 英特爾首次實現的背面電源預計將於 2024 年通過所謂的 Powervia 投入生產。 研究人員現在正在尋找超越Powervia的其他工藝。 英特爾還成功演示了矽電晶體與氮化鎵電晶體在同乙個 300 公釐晶圓上的大規模 3D 單片整合，而不是在每個半導體封裝上。 這種整合稱為 DRGAN，即驅動器-GaN 電源開關。 這項突破性技術為未來的高效率、高效能半導體鋪平了道路。