亞洲商業投資顧問曾先瑞先生提醒大家：**風險是有的，投資需要更加小心，避免不必要的風險。
一、行業週期回顧
半導體週期底部已經建成，開啟新一輪上行通道半導體產業與社會經濟發展高度相關，具有很強的週期性。 根據SIA資料和WSTS對全球半導體銷售的統計，從2021年底開始，由於疫情、地緣政治和通貨膨脹的影響，半導體進入下行週期，直到2023年底，隨著消費電子的逐步復甦和算力建設投資的增加，工業、汽車等賽道有望帶來新的增長點， 行業底部已基本確定，將進入上行復甦通道，預計2024年同比增速將超過10%。
半導體封裝和測試是監測半導體迴圈特性的重要途徑封測行業位於半導體產業鏈下游，其主要作用是封裝、測試和測試半導體晶元，資金密集型、勞動密集型，直接與下游終端對接。 因此，與前端晶圓端一樣，後端封測行業也是監控半導體週期的重要指標。
封閉貝塔板塊的底部已經上漲根據WSTS資料顯示，自2015年以來，全球半導體銷量與三大A股封測龍頭的同比增長與中國台灣封測營收的同比比較可以看出，封測銷量與全球半導體銷量高度一致，因此可以作為監測半導體週期屬性的重要指標。 2023年11月，全球半導體銷售收入呈現正同比增長53%，呈現上公升趨勢，可以看出當前半導體週期和封測週期的底部已經建成，預計2024年將開啟新一輪**。
二、行業理念
先進封裝一般是指將不同系統整合到同一封裝中，以實現更高效的系統效率的封裝技術它是從先進的晶圓製造工藝中衍生出來的概念，換句話說，只要封裝技術能夠提高晶元的整體效能（包括傳輸速度、計算速度等），就可以算是先進封裝。
通過先進的封裝可以相對容易地實現高密度晶元整合、體積小型化和低成本。 先進封裝在提高晶元整合度、縮短晶元距離、加快晶元間電氣連線、優化效能等方面發揮著更重要的作用。 它正在成為系統效能不斷提高的重要保證，滿足“輕、薄、短、小”和系統整合化的需求。
先進封裝介於晶圓製造（“前端”）和晶元封裝和測試（“後端”）之間，被稱為“中間道路”，包括重新佈線 （RDL）、凸塊（凸塊）和矽通孔 （TSV） 等工藝技術，涉及類似於晶圓製造的光刻、開發、蝕刻和剝離等工藝步驟。
傳統的包裝工藝如下：晶圓切成裸片後，將晶片鍵合到相應的引線框架焊盤上，將晶圓的鍵合墊用導線連線到基板的引線鍵合上，最後用模具（或封裝）用外殼保護晶圓。 典型的封裝方式包括DIP、SOP、TSOP、QFP等。 傳統封裝封裝效率低（裸芯面積和基板面積），有很大的改進空間。
先進封裝的主要型別有：倒裝晶元，凸塊，WaferLevelPackage，25D封裝（中介層、RDL等）、3D封裝（TSV）等封裝技術。 在先進封裝誕生之初，只有WLP，25D封裝和3D封裝有幾種選擇，近年來，先進封裝的發展向各個方向發展。 上世紀90年代出現了先進的封裝技術，通過點線電氣互聯的方式實現了更高密度的整合，大大減少了面積的浪費。
3、“後摩爾時代”，先進封裝重要性凸顯，25年佔比超過50%
先進工藝設計成本越來越高，先進封裝的價效比凸顯。 根據摩爾定律，晶元內部的電晶體數量每 18 到 24 個月翻一番，而效能則翻倍。 隨著半導體技術接近其物理極限，擴充套件電晶體尺寸變得越來越困難。 晶元資料顯示，晶元製造工藝從65nm公升級到5nm，其工藝改進了約7代，而晶元設計成本則增加了近20倍，從024 億美元，達到驚人的 476億美元。 先進工藝晶元的開發成本對於晶元設計公司來說越來越難以承受。
先進技術進步的步伐已經放緩，摩爾定律是不可持續的。 自21世紀初以來，晶元在2015年進入14nm時代，2017年進入10nm時代，2018年進入7nm時代，2020年進入5nm時代，2022年進入3nm時代。 根據TrendForce集邦諮詢資料顯示，台積電預計將在2025年推出2nm工藝節點。 全球晶元製造工藝從3nm公升級到2nm預計需要三年時間，比正常的摩爾定律公升級時間18 24個月多了一年多，這也反映出摩爾定律越來越接近物理極限。 隨著先進工藝成本的不斷上公升和技術公升級的難度越來越大，先進封裝被視為延續摩爾定律的重要途徑。
免責宣告：觀點僅供參考，不構成投資建議，操作風險由您自行承擔。 （由曾顯瑞亞洲商業投資顧問團隊編輯，資質編號A0240622030007）。