（特色報告**：幻影智庫）。
1.ai浪潮帶動智慧型計算建設需求，在算力、儲能、電力三大領域率先
ai大模型浪潮拉開了計算基礎設施建設的序幕。 人工智慧的發展已經從深度學習時代進入了大模型時代，大規模預訓練模型的引數數量呈指數級增長，這需要高效能算力的支援。 一方面，演算法結構的創新在算力精度範圍和專用加速電路等方面影響了AI晶元的設計，但單晶元算力提公升速度仍趕不上模型引數的發展速度。 另一方面，由於參數量龐大，資料樣本量巨大，模型規模已經遠遠超過單個AI晶元甚至單個伺服器的算力，超過1億元的模型需要部署在多個高速互聯的AI晶元上進行分布式並行訓練。 目前，與單晶元能力的提公升相比，多晶元集群的大規模能力和效率是產業研究的重點。
AI算力集群可以提供大規模的算力，不斷提高計算資源的利用率，提高資料儲存和處理能力，加速AI大模型的訓練和推理效率。 目前，較為典型的AI計算集群，如NVIDIA DGX SuperPod、智慧型雲高效能計算集群、騰訊下一代高效能計算集群EHC HCC，持續為生成式AI訓練場景提供強大的計算資源，進一步降低模型訓練的門檻和成本，推動生成式AI模型的落地。
ai浪潮推動智慧型計算建設，帶動資料中心半導體需求增長。
這一時期最顯著的特點是出現了巨大的資料和模型量化趨勢，已經出現了千億級模型，對智慧型算力基礎的算力和可擴充套件性提出了很高的要求，以及解決頻寬、時延、處理能力等各種挑戰的新技術和新方法。 功耗也將推動市場增長，例如 GPGPU、AI ASIC、CXL、光 IO、CPO 或節能寬頻隙半導體。根據 Yole** 的資料，到 2029 年，資料中心半導體的價值將達到約 2050 億美元，復合年增長率為 128%，佔整個伺服器市場的65%，也佔整個半導體市場的26%。
在細分市場中，儲存器和處理的市場規模最大，而光電子和感測器的復合增長率高達345%，這是由用於 400G 和更高速光收發器的新興光晶元推動的。 當大模型進入萬億引數規模時，對算力、視訊記憶體和互聯的需求將再次公升級，智慧型計算中心將進入超級池化時代，高速互聯的100卡將形成“超級伺服器”，有望成為一種新的裝置形態， 並且需要構建統一的協議，實現CPU、GPU、AI晶元、視訊記憶體、儲存等池化資源的無縫對接，從而實現極高的吞吐量和極低延遲的系統算力。
算力的建設帶動了電信和基礎設施行業的高速增長，進而帶動了對先進封裝的需求。
從先進封裝下游應用細分市場來看，Yole資料顯示，在AI產業鏈加速建設的帶動下，電信和基礎設施板塊增速最快，預計年化復合增長率為17%，預計將從2022年的20%市場份額提公升至2028年的27%。 其次是汽車和運輸行業，年化復合增長率為10%，預計到2028年將佔9%; 移動和消費行業佔先進封裝行業的大多數，擁有龐大的市場基礎，但在人工智慧創新消費裝置的推動下，預計 2022 年至 2028 年間將實現 7% 的復合年增長率。
把握ai浪潮發展機遇，算力、儲能、電源三大領域領先布局。
AI浪潮推動了高效能計算的快速發展，公司打造了系統級、一站式包測解決方案，全面覆蓋高效能計算系統的基礎設施，即計算模組、儲存模組、電源模組、網路模組。 在算力、儲存容量、功率領域，公司擁有成熟的技術平台和豐富的產品經驗，2023年6月封頂長電科技晶圓級微系統整合高階製造專案，是長電科技在高效能計算（HPC）和人工智慧快速增長的市場需求下，為全球客戶打造的高階產能布局， 該項目的重點是 25D 3D高密度晶圓級封裝等高效能封裝技術，可提供從封裝協同設計到晶元生產的一站式服務。
電力領域的第三代半導體解決方案已經成熟，進入擴產階段。
第三代半導體在高溫高壓、高功率、高電流密度、低導通電阻等方面具有優勢，在功率領域得到廣泛應用，但也伴隨著寄生電感效應、封裝寄生電阻、電磁干擾等挑戰。 長電科技與全球領先客戶共同開發高密度整合解決方案，整合多種封裝技術，包括開爾文結構、倒裝技術等，成功降低寄生電感的干擾。 同時，通過採用夾帶鍵合工藝降低了封裝的寄生電阻，從而提高了功率轉換效率。 其次，封裝的散熱能力直接關係到功率器件的穩定性和效率，長期解決方案通過頂部散熱結構等各種技術手段，大大降低了器件的熱阻，改善了導熱路徑，大大提高了封裝的散熱能力，有助於第三代半導體器件充分釋放器件的效能潛力。材料。長電科技針對第三代半導體功率器件的高密度成品製造解決方案已經成熟，進入產能擴張階段。
chiplet或成為國內先進工藝中打破局面的途徑之一xdfoitm技術平台成熟
chiplet它具有多種優勢，可以突破傳統晶元設計的瓶頸。 Chiplet是高效能晶元的封裝解決方案之一，可以實現更大的晶元尺寸，突破當前製造領域的限制，促進晶元整合度和算力的不斷提公升。 其次，通過引入半導體製造工藝技術，突破了傳統封裝的互聯頻寬和封裝瓶頸。 此外，通過核心級IP復用和核心預製組合，突破了核心層規模下的設計週期限制，實現了晶元的敏捷設計。
晶元整合在提高計算能力方面有很多好處。
最早的整合晶元原型是台積電和賽靈思聯合完成的大容量FPGA晶元V7200T，它將四個大型FPGA晶元連線在乙個矽襯底上，形成乙個擁有2000多個可程式設計邏輯門的系統。 而半導體製造的背景也完成了晶圓基板晶元（CODOS），目前這項技術為25D整合晶元的代表性工藝廣泛應用於高效能處理器晶元產品中，以英偉達的GP100 GPU晶元為例，其結構通過CODOS將GPU晶元和多個HBM晶元整合在乙個封裝中，以最大化處理器和記憶體之間的通訊頻寬。 華為海思設計的昇騰910晶元，也是基於這一整合技術，實現了高計算的AI處理器。 近年來，隨著TSV、銅銅混合鍵合等工藝的成熟，3D整合晶元成為高效能處理器領域的新發展趨勢。 AMD和英特爾基於3D整合晶元技術設計了用於超級計算的高效能超級計算處理器晶元。
chiplet技術有望成為中國先進製造工藝的“突破”路徑之一。
例如，2022年，中科院計算研究所智慧型計算機中心與智江實驗室聯合研發了“智江大晶元1號”，整合了16顆晶元，每顆晶元包含16個CPU核心。 2022年，復旦大學整合晶元與系統國家重點實驗室實現了基於整合扇出封裝工藝的儲存與計算一體化25D晶元採用晶元間逐層流的可擴充套件架構，實現系統算力和儲存規模根據核心比例線性增長。 在高效能晶元發展受限的背景下，小晶元技術有望成為中國晶元產業先進工藝的“突破”路徑之一。
推出xdfoi產品種類齊全hiplet，該過程已涵蓋c 4nm先進的製造工藝和穩定的批量生產。
長電科技推出全系列XDFOI產品，這是一種新型的無矽通孔晶圓級超高密度封裝技術5D矽通孔（TSV）封裝技術，具有更高的效能、更高的可靠性和更低的成本，主要專注於FPGA、CPU、GPU、AI和5G網路晶元等對整合和算力要求較高的應用產品，提供小晶元和異構封裝（HIP）系統封裝解決方案。
chiplet在工藝方面，目前，XDFOI小晶元高密度多維異構整合系列工藝已按計畫進入穩定生產階段，國際客戶的4nm節點多晶元系統整合封裝產品已同步出貨，最大封裝面積約為1500mm系統級封裝。 XDFOI小晶元是一種針對小晶元的高密度異構整合解決方案，它採用協同設計的概念，實現成品晶元的整合和測試，涵蓋2D和25D和3D一體化技術已應用於高效能計算、人工智慧、5G、汽車電子等領域，為客戶提供外形更薄、資料傳輸速率更快、功耗更低的晶元製造解決方案，滿足日益增長的終端市場需求。
發布最新fo-aip東湖的矽片級異構整合技術具有廣泛的應用領域。
長店紹興專案是紹興積體電路最重要的工業專案之一“10000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000 專案總投資80億元，一期總規劃面積228畝。 二期規劃總占地150畝，旨在應用積體電路晶圓級先進製造技術，為晶元設計製造提供晶圓級先進封裝產品。
2023年6月，長電積體電路（紹興）**發布全新研發的FO-AIP東湖晶圓級異構整合技術，可應用於汽車智慧型駕駛、物聯網公釐波感測、星鏈通訊等領域。
AI大模型浪潮拉開了AI基礎設施建設的序幕，智慧型計算的建設推動了資料中心對半導體的需求增長，進而帶動了先進封裝的需求。 公司率先在算力、儲能、電力三大領域，打造系統級、一站式封測解決方案，高效能計算（HPC）和人工智慧長電微電子專案已於2023年6月封頂。 小晶元突破了傳統晶元設計的瓶頸，在提公升算力方面具有廣闊的前景，有望成為國內先進工藝。
本文僅供參考，不代表我們的任何投資建議。 幻影智庫分享的資訊僅供推薦閱讀，請以報告原文為準。