隨著晶元製造工藝的發展和電晶體尺寸的不斷縮小，傳統的矽基半導體器件已經達到了物理極限，面臨著效能和功耗的瓶頸。 以MOS2為代表的二維半導體材料是一類戰略性新材料，由於其極高的物理厚度、無懸浮鍵的原子級平坦表面、高固有遷移率和較強的柵極控制能力，能夠解決電晶體縮放瓶頸，構建速度更快、功耗更低、柵極控制能力強的10奈米以下高效能半導體晶元。 2015年發布的《國際半導體技術路線圖》（ITRS）明確指出，2D半導體是下一代裝置的關鍵材料。 2021 年，英特爾還將基於 2D MOS2 的電晶體技術列為未來十年的三大突破性技術之一。 為了充分發揮2D半導體的潛力及其在高效能晶元中的應用，在商用通用襯底上可控合成2D半導體單晶片是非常必要的，但也極具挑戰性。
圖1單層MOS2單晶片的外延製備是通過緩衝層控制實現的。
針對2D半導體單晶片的需求和製備挑戰，全球領先的材料生長研究小組將這一問題作為重要課題，在2D半導體單晶片（如單層MOS2、WS2、WSE2）的製備方面取得了一系列進展。16, 1201 (2021); 17, 33 (2022); 18, 1289 (2023)]。然而，目前的 2D 半導體單晶圓製造在很大程度上依賴於襯底步驟工程策略，這通常需要對襯底進行特殊設計，例如精心設計的斜角或在惡劣的高溫環境中退火。 同時，關於二維半導體單晶矽片的生長機理仍存在很大爭議。 因此，如何在商用通用襯底上實現二維半導體單晶片的可控合成，對於加深對生長機理的認識，促進實際應用至關重要。
圖2單個定向排列的晶粒之間的無縫拼接。
近日，中國科學院物理研究所北京國家凝聚態物理研究中心N07課題組李璐博士在杜洛軍特聘研究員、張光宇教授的指導下，基於高質量2D MOS2晶圓外延生長的先前基礎[ACS Nano 11， 12001 （2017）; nano lett. 20, 7193 (2020); natl. sci. rev.9， NWAC077 （2022）]，提出了一種新的介面緩衝層控制策略，通過精確控制前驅體的比例、調節生長動力學和介面緩衝層的形成，成功地在工業相容的表面藍寶石襯底上成功生長了外延2英吋單層MOS2單晶薄膜。通過從原子尺度到厘公尺尺度的跨尺度表徵，充分展示了MOS2晶粒的單向排列、晶粒之間的無縫拼接以及整個晶圓襯底的大面積均勻性。 外延生長的單晶MOS2單層具有優於先前生長的多晶甚至機械剝離的單晶樣品的質量，表現出超低的缺陷密度、完美的聲子圓二色性、70%的優異激子谷極化特性、140 cmVs的高室溫遷移率和接近10的開關比。 研究結果發表於15， 1825 （2024），論文題為“Epitaxy of Wafer-Scale Single-Crystal MOS2 Monolayer via Buffer Layer Control”。
圖3晶圓級均勻性和高晶體質量。
本工作為以MOS2為代表的二維半導體單晶片在商用絕緣子襯底上的外延製備提供了新的策略，為基於二維半導體的大規模高效能電子器件奠定了堅實的材料基礎，有望有效促進二維半導體材料在TFT、5奈米以下高效能晶元、柔性顯示器、 和智慧型可穿戴裝置。這項工作得到了北京大學白學東教授、楊旭教授、盧年鵬教授、劉開輝教授、中國科學院物理研究所松山湖材料實驗室的冼樂德教授和徐巧玲博士的支援。 先後獲得科技部重點研發計畫、國家自然科學委員會、廣東省重點研發計畫、中科院B項試點專案資助。
圖4外延單晶薄膜優異的電效能。
鏈結到原始文章。 編輯：第 7 單元。