**：內容由半導體行業觀察（ID：icbank）整理自電子設計，謝謝。
在過去的幾十年裡，半導體的大多數進步、功能和創新都發生在前端。 這種技術進步，伴隨著越來越複雜的設計和更小的幾何形狀，現在在3nm工藝節點達到頂峰。 但最近，實現摩爾定律變得更具挑戰性和成本，目前製造 5nm 晶元的成本高於製造 10nm 和 7nm 晶元的成本總和。
隨著每個新節點的擴充套件優勢不斷減少，晶元製造商正在回歸近十年前的概念：他們不是在一塊矽上製造晶元，而是將單個功能晶元（也稱為“小晶元”）組合在一起，這可能是實現摩爾定律和大規模先進製造的下乙個前沿。
小晶元設計中涉及的頂層架構
如前所述，在單片矽片（通常稱為片上系統或SoC）上製造晶元導致成本飆公升。 以一小部分成本實現相同效能水平的一種方法是將具有不同功能的晶元組組合在一起。 編譯小晶元有三種主要的體系結構設計：
扇出：扇出利用 DICE 和再分布層來組合不同的小晶元。 扇出不像其他架構系統那樣快速或節能，但它更易於測試，因此上市速度更快。
2.5d：2.5D 封裝方法使用中介層進行堆疊小晶元到晶元的通訊，從而實現更高的通訊速率。 它可以與堆疊式記憶體模組配對，以建立高效能模組。 但是，與其他方法相比，25D架構的中介層價格昂貴。
3D：3D 與 25D 的一般思路是相同的，但它涉及使用矽通孔 （TSV） 將邏輯堆疊在邏輯小晶元之上，以產生最高效能的晶元設計。
為什麼公司押注小晶元
AMD或英特爾等公司一直在設計自己的小晶元和互連，儘管主要是通過專有元件和設計。 現在，其他半導體公司，如英偉達，也在探索小晶元，因為過渡到新節點帶來的功耗和效能優勢會降低，而且擴充套件的複雜性和成本也在增加。
尋求加強國內製造業的國家並沒有忽視這一轉變。 美國《晶元和科學法案》去年批准了25億美元用於先進封裝研發專案，而中國則為類似投資提供稅收減免和激勵措施。
事實上，隨著需求變得越來越複雜，先進封裝似乎是一種經濟高效的方式，可以組合晶元，同時減少RC延遲。 小晶元還可以更輕鬆地開發可以更快定製的複雜系統，同時從多個供應商處採購晶元，從而降低進入門檻並降低中斷風險。
此外，小晶元可以幫助行業更好地解決先進架構中持續存在的散熱問題。 與傳統 SoC 相比，這反過來又提高了可靠性。
小晶元仍面臨挑戰
如前所述，小晶元的概念並不新鮮，但將其應用於現代晶元比過去的多晶元模組要複雜得多。 這也是晶圓代工廠和整合裝置製造商建立自己的生態系統的原因之一。
然而，建立乙個商業小晶元市場將更加困難，在這個市場中，來自多個供應商的小晶元是根據商定的標準開發的，以便它們相互相容並真正實現即插即用。 這項工作需要全行業的合作，可能需要十年時間才能實現全行業的突破。 最近，大型半導體製造商成立了乙個名為General Chiplet Interconnect Express（UCIE）的聯盟，該聯盟可以作為多供應商未來狀態的基礎。
為了實現小晶元作為半導體創新的下乙個前沿的潛力，必須以標準化、可重複和可擴充套件的方式進行採購、製造和封裝。
Chiplets：開闢通往智慧型世界的道路
在製造先進節點和實現摩爾定律變得越來越複雜和昂貴的時代，小晶元似乎是獲得設計靈活性、減少開發時間和成本以及降低功耗的可行方法。 但要做到這一點，需要齊心協力，包括重新構想半導體生態系統的需求，以實現全行業的互操作性和整合。
小晶元具有進一步提高晶元效能的所有要素。 來自主要行業參與者的投資、**激勵計畫（例如，CHIPS 法案、歐盟 CHIPS 法案等）和生態系統合作夥伴關係都可以共同使 CHIPLETS 成為獲得全行業支援的一種方式。 其影響是巨大的：小晶元必將解決長期存在的行業挑戰，例如成本增加和中斷，使裝置比以往任何時候都更智慧型。
我是技術創造者