在實踐中，MOS電晶體通常具有各種洩漏電流，這大大縮短了低功耗器件的電池壽命，並且在某些S&H電路中限制了訊號保持時間。 理想的MOS電晶體不應有任何電流流入襯底特別是當MOS管關閉時，漏源端子之間不應有任何電流。
那麼，今天我們就來了解一下MOS管的以下5種漏電流。
抗偏置漏電流
當MOS管關閉時，反向偏置二極體從源極漏極到基板。
它由兩個主要部分組成：
1.由耗盡區邊緣的擴散和漂移電流產生。
2.由耗盡區中產生的電子-空穴對形成。
在一些重摻雜的PN區域，隧穿間（BTBT）現象產生的一些洩漏電流也被攜帶。 然而，源漏二極體和陷阱二極體的結反向偏置漏電流分量相對於其他三個漏極分量幾乎可以忽略不計。
柵極過漏漏電流
柵極漏極漏電流通常是由MOS管漏極結中的高場效應引起的。 隧穿是由於源極和漏極重疊區域之間存在大電場（包括雪崩隧穿和BTBT隧穿）而發生的，從而導致電子-空穴對。 當電子被掃入陷阱時，空穴在建築物中積聚形成 GidL。
柵極與漏極重疊的區域的強電場會導致深度耗盡區和排水井連線處的耗盡層變薄，從而有效地導致漏極到井電流Gidl。 Gidl與VGD有關，NMOS的Gidl通常比PMOS大兩個數量級。
柵極直接通過隧道傳輸電流
柵極洩漏電流由柵極上的電荷隧道通過柵極氧化層進入井（襯底）形成。 通常，柵氧化層厚度為3-4nm，並且由於在柵氧化層上施加高電場，電子通過Fowler-Nordheim隧道進入氧化層的導帶。
隨著電晶體長度和電源電壓的減小，柵極氧化層的厚度也會減小，以保持對溝道區域的有效柵極控制。 不幸的是，由於電子的直接隧穿，柵極洩漏呈指數級增加。
TiO2 和 Ta2O5 等高 k 介電材料現在可以用作 SiO2 的替代品，作為柵極絕緣體介電層。
這種方法克服了柵極漏電流，同時保持了對其柵極的良好控制。
亞閾值漏電流
指弱反相狀態下的源漏電流，是由器件通道中少量載流子的擴散電流引起的。 當柵源電壓低於閾值電壓vth時，器件不會立即關斷，而是進入“子閾值區域”，IDS成為VGS的指數函式。
在目前的CMOS技術中，ISUB的亞閾值漏電流將比其他漏電流元件大得多。 這主要是由於現代CMOS器件中的VT相對較低。
通過隧道柵極氧化物的洩漏電流
在短通道器件中，薄柵氧化物在SiO2層上產生高電場。 由於高電場，低氧化層厚度導致電子從襯底隧穿到柵極，並從柵極通過柵氧化柵到襯底，從而產生柵極氧化層隧穿電流。
A）是乙個扁平帶MOS電晶體，即其中沒有電荷。
當柵極端子處於正偏置狀態時，頻帶圖會發生變化，如圖（b）所示。 強反轉表面的電子隧穿進入或穿過 SIO 2 層，產生柵極電流。
另一方面，當施加負柵極電壓時，來自N+多晶矽柵極的電子隧道進入或穿過Sio 2層，產生柵極電流，如圖（c）所示。