華為晶元堆疊專利**，2顆14nm晶元突破7nm，技術實力搶眼。
前段時間，多家**爆料稱華為有一項新專利，專利號為CN116504752A，專利名稱為"晶元堆疊結構及其形成方法、晶元封裝結構、電子器件"。
前段時間，網上有傳言稱華為麒麟晶元回歸，很多人把這兩個訊息放在一起，說華為要麼採用國產14nm工藝，要麼採用堆疊技術將兩顆14nm晶元堆疊在一起，達到等於或高於7nm晶元的效能。
這一猜測讓業內人士興奮不已，覺得一旦這項技術具備了7nm晶元的效能，那麼美國的打壓將完全無效，華為的5G麒麟晶元將回歸王者，華為的手機也將回歸王者。
當然，在筆者看來，這只是推測，當然，這種推測是沒有根據的，因為用2層14奈米晶元，很難達到7奈米晶元的效能。
晶元的效能最終取決於電晶體的數量，因為乙個電晶體代表乙個開關，開關越多，效能越強。
晶元工藝在不斷公升級，其實為了增加電晶體的密度，在相同尺寸的晶元中，放置了更多的電晶體，所以效能也得到了提高。
讓我們從中芯國際的14nm工藝開始，其電晶體密度約為30mtr mm，即每平方公釐3000萬個。 至於台積電的7nm工藝，電晶體密度約為97mtr mm，即每平方公釐9700萬個，是14nm工藝的三倍多。
如何理解這一點？換句話說，如果 14nm 工藝需要達到 7nm 工藝的效能，即兩個晶元上的電晶體數量相同，那麼 14nm 工藝需要 7nm 工藝面積的 3 倍才能實現。
換句話說，要達到1個7nm晶元（電晶體數量相同）的效能，需要將3個14nm晶元堆疊在一起。
3個14nm晶元疊放在一起，如果平面面積是7nm晶元面積的3倍，如果堆疊的頂部和底部高度是7nm晶元高度的3倍，那麼手機可能無法充電隨著面積或體積的增加。
此外，3顆14nm晶元的功耗可以比1顆7nm晶元高出幾倍，據專業人士介紹，14nm晶元本身的功耗可以比7nm晶元高2倍以上，3個疊加在一起的功耗是6倍。
你真的能忍受這種發熱，這樣的功耗嗎？特別是對於手機晶元來說，對手機在效能、功耗和發熱方面的要求太高了。
事實上，晶元堆疊技術解決方案的問題不僅要考慮效能和功耗，還要考慮發熱、電氣互連、封裝測試、製造工藝等，這並不像理論上想象的那麼簡單。
所以對於這種堆疊2顆14nm晶元來達到7nm晶元效能的事情，只要看一看，就不必很認真了。