Buck 可能已經被硬體工程師使用過，一些降壓晶元會具有類似於下面的自舉電容器，有時還會串聯電阻器。
那麼你對這個自舉電路有深入的了解嗎？例如，如何選擇這種電容器的電容？它是大是小，它有什麼影響？壓力要求是什麼？
最近，我偶然看到一篇關於半導體AN-6076的文件，其中對自舉電路的介紹相當詳細，想要了解更多的兄弟們可以仔細閱讀，源文件可以在網上搜尋到。
下面是文件的正文。
1.介紹。
本文介紹了一種使用功率MOSFET和IGBT設計高效能自舉柵極驅動電路的系統方法，適用於高頻、高功率和高效率開關應用。 各種經驗水平的電力電子工程師都可以從中受益。 在大多數開關應用中，開關功耗主要由開關速度決定。 因此，對於本文介紹的大多數大功率開關應用，開關特性非常重要。 自舉電源是高壓柵極驅動積體電路 （IC） 的高階柵極驅動電路供電最廣泛使用的方法之一。 這種自舉電源技術具有簡單、低成本的優點。
但是，它也有缺點，一是占空比受到自舉電容器重新整理電荷所需時間的限制，二是當開關器件的電源連線到負電壓時，可能會出現嚴重問題。 本文分析了最流行的自舉電路解決方案;包括寄生引數、自舉電阻以及電容對浮動充電的影響。
2.高速柵極驅動電路。
2.1 Bootstrap 柵極驅動技術。
本節重點介紹具有不同開關模式的功率轉換應用中功率MOSFET和IGBT的自舉柵極驅動電路的要求。 當輸入電平不允許對高階N溝道功率MOSFET或IGBT使用直接柵極驅動電路時，可以考慮使用自舉柵極驅動技術。 這種方法用作柵極驅動和配套偏置電路，兩者都以主開關器件的源極為基準。 驅動電路和偏置電路在兩個輸入電壓之間擺動，連線到器件的源極電源軌。 然而，驅動電路及其浮動偏置可以通過低壓電路來實現，因為輸入電壓不會作用在這些電路上。 驅動電路和接地控制訊號通過電平轉換電路連線。 該電平轉換電路必須允許浮動高側和接地低側電路之間存在高電壓差和一定的容性開關電流。 高壓柵極驅動器 IC 採用獨特的電平轉換設計差異。 為了保持高效率和可控的功耗，當主開關導通時，電平轉換電路不能吸收任何電流。 對於這種情況，我們通常使用脈衝鎖存電平轉換器，如圖1所示。
2.2 自舉驅動電路的工作原理。
自舉電路在高壓柵極驅動電路中很有用，其工作原理如下。
當VS降至IC電源電壓VDD或下拉至地（低側開關導通，高壓側開關關閉）時，電源VDD由自舉電阻RBOOT和自舉二極體DBOOT充電至自舉電容CBOOT，如圖2所示。
當VS被高側開關拉至較高電壓時，VBS對自舉電容放電，此時VBS電源懸空，自舉二極體處於反向偏置狀態，電源軌電壓（低側開關關閉，高側開關開啟）和IC電源電壓VDD隔離。
2.3 自舉電路的缺點。
自舉電路具有簡單和低成本的優點，但是，它們也有一些侷限性。
占空比和導通時間受自舉電容 cboot 的限制，即重新整理充電所需的時間。
該電路的最大困難在於，當開關器件關斷時，其源極的負電壓會導致負載電流突然流過續流二極體，如圖3所示。
這種負電壓會導致柵極驅動電路的輸出出現問題，因為它會直接影響驅動電路或PWM控制IC的源極VS引腳，從而可能顯著地將一些內部電路拉到地電位以下，如圖4所示。 另乙個問題是，這種負電壓轉換會使自舉電容過壓。
自舉電容cboot通過自舉二極體dboot由電源VDD瞬時充電。
由於VDD電源以地為基準，因此自舉電容產生的最大電壓等於VDD加上電源處的負電壓幅度。
2.4 vs引腳產生負電壓的原因。
如圖5所示，低端續流二極體的正向偏置是將VS降至com以下的已知原因之一。
主要問題出現在整流器換向期間，就在續流二極體開始箝位之前。
在這種情況下，電感 ls1 和 ls2 會將 VS 推到 com 以下，甚至推到上述位置或正常穩態。
該負電壓的放大與寄生電感和開關器件的關斷速度成正比，di dt;它由柵極驅動電阻、rgate 和開關器件的輸入電容 ciss 決定。
CGS 和 CGD 的總和稱為公尺勒電容。
2.5 與引腳電壓下衝的影響。
如果下衝超過資料手冊中規定的絕對最大額定值，柵極驅動器IC將損壞，或者高階輸出將暫時無法響應輸入轉換，如圖7和圖8所示。
圖7顯示了閂鎖情況，其中輸入訊號無法改變高階輸出。 在這種情況下，半橋拓撲的外部開關、電源開關、高壓側開關和低壓側開關會發生短路。
圖8顯示了省略，其中高階輸出無法響應輸入轉換。 在這種情況下，高階柵極驅動器的電平轉換器將缺乏工作電壓裕量。 需要注意的是，大多數事實證明，高階通常不需要在切換操作後立即更改狀態。
2.6 考慮閂鎖效應。
最完整的高壓柵極驅動器IC包含寄生二極體，這些寄生二極體可以向前或向後斷開，這可能導致寄生SCR鎖定。 閂鎖效應的最終結果通常是不可能的，其損害範圍從裝置執行通常不穩定到完全失效。 柵極驅動IC也可能在初始過電壓後因一系列動作而間接損壞。 例如，閂鎖會導致輸出驅動器處於高電平狀態，從而引起交叉傳導，從而導致開關故障，並最終對柵極驅動器 IC 造成災難性損壞。 如果電源轉換電路和/或柵極驅動IC損壞，則應將此故障模式視為可能的根本原因。 以下理論限值可用於幫助解釋嚴重欠壓VS電壓與由此產生的鎖相效應之間的關係。
在第一種情況下，使用理想自舉電路，電路的VDD由乙個零歐姆電源驅動，該電源通過乙個理想二極體連線到VB，如圖9所示。 當大電流流過續流二極體時，由於DI DT較大，VS電壓將低於接地電壓。 這是發生閂鎖危險的地方，因為柵極驅動器內部的寄生二極體DBS最終會在VS至VB方向上導通，導致下衝電壓疊加在VDD上，導致自舉電容過度充電，如圖10所示。
例如，如果VDD=15 V，VS下衝超過10 V，迫使浮動電源電壓高於25 V，則二極體DBS有擊穿的危險，導致閂鎖。
假設的自舉電源被理想的浮動電源所取代，如圖 11 所示，其中 VBS 在任何情況下都是恆定的。 請注意，這可以通過用低電阻輔助電源替換自舉電路來實現。 在這種情況下，如果VS過衝超過資料表中指定的最大VBS電壓，則會出現閂鎖危險，因為寄生二極體DBCOM最終會在COM端子轉向VB方向，如圖12所示。
實際電路可能介於這兩個限值之間，結果是VBS電壓略高，VB略低於VDD，如圖13所示。
準確地說，任何一種極限情況都很受歡迎，測試如下。 如果 VS 過衝持續時間超過 10 納秒，並且自舉電容 cboot 過充電，則高側柵極驅動器電路會被過壓應力破壞，因為 VBS 電壓超過了資料表中規定的絕對最大電壓 （VBSMAX）。 在設計自舉電路時，其輸出電壓不能超過高階柵極驅動器的絕對最大額定電壓。
2.7 寄生電感效應。
負電壓的幅度為：
為了減小流經寄生電感的電流曲線隨時間的變化，請最小化公式1中的導數項。
例如，如果乙個寄生電感為100 nH的10 A、25 V柵極驅動器在50 ns內切換，則VS和地之間的負電壓尖峰為20 V。
3.引導部分的設計過程。
3.1 選擇自舉電容。
每次對自舉電容（cboot）充電，低側驅動器導通，輸出電壓低於柵極驅動器的電源電壓（VDD）。 自舉電容僅在高階開關導通時放電。 自舉電容為高階電路提供電源 （VBS）。 首先要考慮的引數是高側開關導通時自舉電容的最大壓降。 最大允許壓降 （VBOOT） 取決於要保持的最小柵極驅動電壓 （對於高側開關）。 如果VGSMIN是最小柵源電壓，則電容器的壓降必須為：
式中：VDD=柵極驅動器的電源電壓;
VF= 自舉二極體正向壓降 [V]。
自舉電容的計算公式為：
其中 qtotal 是電容器的總電荷。
自舉電容的總電荷由公式4計算：
式中：qgate = 柵極電荷總量。
ILKGS = 開關柵極 - 源電平洩漏電流;
ilkcap = 自舉電容的漏電流;
IQBS = 自舉電路的靜態電流;
ILK = 自舉電路的漏電流;
QLS=內部電平轉換器所需的電荷，對於所有高壓柵極驅動電路，電荷為3 NC
ton = 高邊的準時;和。
ilkdioded = 自舉二極體的漏電流;
只有在使用電解電容器時才需要考慮電容器的漏電流，否則可以忽略不計。
例如，使用外部自舉二極體時，估計自舉電容的大小。
柵極驅動器 IC=FAN7382 （Fairchild）。
開關裝置 = FCP20N60 （Fairchild）。
自舉二極體 = UF4007
vdd = 15 v
QGATE = 98 NC（最大值）。
ilkgs = 100 nA（最大值）。
ILKCAP = 0 （ 陶瓷電容器 ）
IQBS = 120 A（最大值）。
ILK = 50 A（最大值）。
qls = 3 nc
ton = 25 s（fs=20 kHz時占空比=50%）。
ilkdiode = 10 na
如果自舉電容在高階開關導通時導通，則最大允許壓降為10 V，最小電容值由公式3計算。
自舉電容的計算公式如下：
外部二極體引起的電壓降約為07 v。假設電容器充電時間等於高壓側的導通時間（50%占空比）。 根據自舉電容值，使用以下公式：
推薦的電容值為100 nF至570 nF，但必須根據所用器件選擇實際電容值。 如果電容值過大，則自舉電容的充電時間會縮短，並且低側導通時間可能不足以使電容達到自舉電壓。
3.2 選擇自舉電阻。
當使用外部自舉電阻時，電阻rboot會引入額外的壓降：
式中：icharge = 自舉電容的充電電流;
rboot = 自舉電阻;
tcharge = 自舉電容的充電時間（低側導通時間）。
不要超過歐姆值（通常為 5、10）會增加 VBS 時間常數。 在計算最大允許壓降（VBOOT）時，必須考慮自舉二極體的壓降。 如果這個壓降太大或電路不能提供足夠的充電時間，我們可以使用快速恢復或超快恢復二極體。
4.考慮自舉應用電路。
4.1 自舉啟動電路。
如圖1所示，自舉電路可用於高壓柵極驅動器。 但是，當主MOSFET的源極（Q1）和自舉電容的負偏置節點（cboot）處於輸出電壓時，它存在初始化自舉電容並限制電荷的問題。 在啟動時，自舉二極體（DBOOT）可能反向偏置，主MOSFET（Q1）導通時間不足，自舉電容無法保持所需的電荷，如圖1所示。
在某些應用中，例如電池充電器，在輸入功率載入到轉換器之前，輸出電壓可能已經存在。 根據電源電壓（VDD）和輸出電壓（VOUT）之間的電壓差，可能無法為自舉電容（cboot）提供初始充電。 假設輸入電壓（VDC）和輸出電壓（VOUT）之間有足夠的電壓差，由啟動電阻（Rstart）、啟動二極體（Dstart）和齊納二極體（Dstart）組成的電路可以解決這個問題，如圖14所示。 在該啟動電路中，啟動二極體dstart充當次級自舉二極體，在上電時為自舉電容（cboot）充電。 自舉電容（cboot）充電後，將其連線到齊納二極體dz，在正常工作時，該電壓應大於驅動器的電源電壓（VDD）。 啟動電阻器限制自舉電容的充電電流和齊納電流。 為了獲得最大效率，應選擇適當的啟動電阻值，以使電流極低，因為通過電路中啟動二極體的自舉路徑是恆定的。
4.2 自舉二極體串聯電阻器。
在第一種方案中，自舉電路包括乙個小電阻RBOOT，用於串聯自舉二極體，如圖15所示。 自舉電阻rboot僅用於限制自舉充電週期內的電流。 自舉充電週期指示 VS 降至 IC 電源電壓的 VDD 以下，或 VS 被拉至地（低側開關導通，高側開關關斷）。 電源VCC通過自舉電阻RBOOT和二極體DBOOT為自舉電容cboot充電。 自舉二極體必須具有大於VDC的擊穿電壓（BV）和快速恢復時間，以較大限度地減少從自舉電容到VCC電源的電荷反饋量。
這是限制自舉電容初始充電電流的簡單方法，但它也有一些缺點。 占空比受到自舉電容cboot重新整理充電所需時間的限制，並且還存在啟動問題。 不要超過歐姆值（通常為 5、10）會增加 VBS 時間常數。 最小導通時間，即自舉電容充電或再充電所需的時間，必須與此時間常數相匹配。 該時間常數取決於開關器件的自舉電阻、自舉電容和占空比，使用以下公式計算：
其中 rboot 是自舉電阻;cboot是乙個自舉電容;d 是占空比。
例如，如果 rboot=10， cboot=1 f， d=10 % 時間常數的計算公式為：
即使連線了相當大的自舉電容和電阻器，這個時間常數也可能增加。 這種方法緩解了這個問題。 不幸的是，這種串聯電阻器並不能解決過壓問題，並且減慢了自舉電容器的充電過程。
4.3 與 vout。
在第二種方案中，在自舉電路的VS和VOUT之間，新增乙個小電阻RVS，如圖16所示。 RVS 的推薦值約為幾歐姆。
RVS不僅用作自舉電阻器，還用作導通電阻和關斷電阻器，如圖17所示。 自舉電阻、導通電阻和關斷電阻由以下公式計算：
4.4 vs 鉗位二極體和重新排列柵極電阻。
在第三種方案中，自舉電路在vs和vout之間重新排列柵極電阻，並在vs和地之間增加乙個低正向壓降肖特基二極體，如圖18所示。 VB 和 VS 之間的電壓差應保持在資料表中指定的絕對最大額定值內，必須符合以下公式：
4.5、重新排列柵極電阻;雙重用途。
柵極電阻器設定MOSFET的導通速度和關斷速度，從而限制肖特基二極體在主開關源負電壓瞬變中的電流。 此外，連線到cboot兩端的雙二極體，以確保自舉電容不會過壓。 該電路的唯一潛在危險是來自自舉電容的充電電流必須流過柵極電阻。 cboot和rgate的時間常數會減慢充電過程，並可能成為PWM占空比的限制因素。
第四種方案包括在vs和vout之間重新排列柵極電阻，並在vs和地之間放置乙個箝位器件，如圖19所示，配置乙個齊納二極體和乙個600V二極體。 根據以下規則量化齊納電壓：
5.選擇 HVIC 電流能力。
對於每個額定驅動電流，計算在指定時間段內可以切換的最大柵極電荷qg，如表1所示。
注意：1對於單 4 A，雙 2 A 的兩個通道併聯！
例如，100 ns 的開關時間為：
100 kHz 時轉換器開關週期的 1 %
3 kHz 時轉換器開關週期的 3 %，依此類推。
1.所需的額定柵極驅動電流取決於在開關時間tsw-on off內必須移動的柵極電荷qg的數量（因為開關期間的平均柵極電流為ig）。
2.最大柵極電荷qg，從MOSFET資料表中獲得。
如果實際柵極驅動電壓VGS與規格表上的測試條件不同，則使用VGS與QG曲線。 將資料表中的值乘以併聯的MOSFET數量是所需的值。
3.TSW on OFF指示所需的MOSFET開關速度。 如果該值未知，則取開關週期 TSW 的 2%：
如果通道（V-I）開關損耗主要由開關轉換（導通或關斷）控制，則需要根據轉換調整驅動器。 對於箝位電感開關（通常），每個轉換的通道開關損耗估計如下：
其中 VDS 和 ID 是每個開關間隔的最大值。
4.柵極驅動器的近似電流驅動能力計算如下。
1） 電流源能力（開）。
2） 吸電流能力（關斷）。
式中：QG = VGS = VDD，MOSFET的柵極電荷;
TSW ON = MOSFET導通和關斷時間;和 15 = 經驗因素（受通過驅動器的輸入級的延遲和寄生效應的影響）。
6.柵極電阻設計流程。
輸出電晶體的開關速度由導通和關斷柵極電阻控制，柵極電阻控制柵極驅動器的導通和關斷電流。 本節介紹有關柵極電阻的基本規則，通過引入柵極驅動器的等效輸出電阻來獲得所需的開關時間和速度。 圖20描繪了柵極驅動器（包括柵極驅動器和開關器件）導通和關斷期間的等效電路和電流路徑。
圖21顯示了開關器件在導通和關斷期間的柵極電荷傳輸特性。
6.1 量化柵極電阻。
根據開關時間TSW，選擇導通柵極電阻RG（On）以獲得所需的開關時間。 當根據開關時間確定電阻值時，我們需要知道電源電壓VDD（或VBS）、柵極驅動器的等效導通電阻（RDRV（ON））和開關器件的引數（QGS、QGD和VGS（TH））。
開關時間定義為達到ping電壓末端所需的時間（為MOSFET提供QGD + QGD的總電荷），如圖21所示。 柵極電阻的計算公式如下：
其中，RG（ON）是柵極導通電阻，RDRV（ON）是驅動器的等效導通電阻。
6.2 輸出電壓斜率。
柵極導通電阻RG（ON）通過控制輸出電壓斜率（DVOUT DT）來確定。 輸出電壓為非線性時的最大輸出電壓斜率。
它可以近似為：
插入變形表示式 ig（**r） 並對其進行排序：
其中 CGD（OFF） 是公尺勒效應電容，在資料表中定義為 CRSS。
6.3 量化關斷柵極電阻。
在量化關斷電阻時，最壞的情況是MOSFET漏極關斷，外部動作迫使電阻整流器。
在本例中，輸出節點的DV DT感應出寄生電流流過CGD流向RG（OFF）和RDRV（OFF），如圖22所示。
下面說明了當輸出dV DT由隨附的MSOFET導通引起時如何量化關斷電阻，如圖22所示。
因此，關斷阻抗必須根據最壞情況進行量化。 下式結合了MOSFET柵極閾值電壓和漏極dv dt
相關：重新排列表示式得到：
6.4 設計例項。
使用Fairchild MOSFET FCP20N60和柵極驅動器FAN7382，確定了導通和關斷柵極電阻。 FCP20N60功率MOSFET。
引數如下：qgs=135 nc， qgd=36 nc， cgd=95 pf， vgs(th) =5 v，vgs(th)min =3 v
6.4.1 柵極電阻。
1） 如果VDD=15 V，所需的開關時間為500 ns，則計算平均柵極充電電流：
導通電阻值約為58。
2） 如果DVOUT DT=1 V ns （VDD=15 V），則總柵極電阻的計算公式如下：
導通電阻值約為 62 W。
6.4.2 關閉柵極電阻。
如果dvout dt=1 V ns，則關斷柵極電阻可計算為：
7.考慮功耗。
7.1 柵極驅動器的功耗。
總功耗包括柵極驅動器功耗和自舉二極體功耗。 柵極驅動器功耗由靜態功耗和動態功耗兩部分組成。 它與開關頻率、高側和低側驅動器的輸出負載電容以及電源VDD有關。
靜態功耗是由電源VDD從低側驅動器到地的靜態電流以及高階驅動器電平轉換階段的漏電流引起的。 前者取決於vs端的電壓，後者僅在高階功率器件導通時才與占空比成正比。
動態功耗定義如下：對於低側驅動器，有兩種不同型別的動態功耗。 首先，當負載電容器通過柵極電阻器充電或放電時，進入電容器的一半電能耗散在電阻器上。 柵極驅動電阻的功耗、內部和外部柵極驅動器的開關功耗以及內部CMOS電路。 同時，高階驅動器的動態功耗也包括兩種不同的**。 一是因為電平轉換電路，二是因為高階電容的充放電。 這裡靜態功耗可以忽略不計，因為積體電路的總功耗主要是柵極驅動IC的動態功耗，可以估算為：
圖23顯示了計算出的柵極驅動器功耗與頻率和負載電容的關係（VDD=15 V）。 該曲線可用於計算柵極驅動器引起的功耗。
自舉電路的功率耗散是自舉二極體功率和自舉電阻功率耗散（如果存在）的總和。 自舉二極體的功耗是自舉電容充電時產生的正向偏置功耗與二極體反向恢復時產生的反向偏置功率之和。 由於每個事件每個週期發生一次，因此二極體的功耗與開關頻率成正比。 大容性負載需要更大的電流，對自舉電容器進行充電，從而導致更多的功耗。
半橋輸入電壓 （VDC） 越高，反向恢復功耗越大。 積體電路的總功耗可以估算為柵極驅動器和自舉二極體的功耗之和減去自舉電阻的功耗。
如果自舉二極體位於柵極驅動器內部，則新增乙個與內部自舉二極體併聯的外部二極體，因為該二極體會消耗大量功率。 外部二極體必須放置在靠近柵極驅動器的位置，以減少串聯寄生電感並顯著降低正向壓降。
7.2 封裝熱阻。
電路設計人員必須提供：
估計封裝後柵極驅動器的功耗。
對於這些驅動器，最高工作結溫 tj、max、opr，例如降額至 tj，max=150 °C 的 80 %，為 120 °C。
最大工作引腳焊接溫度tl，max，opr大約等於驅動器下的最高PCB溫度，例如100°C。
最大允許結到引腳的熱阻計算公式為：
8.一般準則。
8.1 印刷電路板布局。
寄生電感最小的布局如下：
開關之間的走線沒有電路或偏差。
避免互連鏈結。 它顯著增加了電感。
降低封裝與PCB的高度，以減少引腳電感效應。
考慮所有電源開關的配接位置，以縮短走線長度。
去耦電容和柵極電阻的布局和佈線應盡可能靠近柵極驅動IC。
自舉二極體應盡可能靠近自舉電容。
8.2 Bootstrap 部件。
在量化自舉阻抗和初始自舉充電時的電流時，必須考慮自舉電阻 （RBOOT）。 如果需要串聯電阻器和自舉二極體，首先要確認Vb不會低於com（地），特別是在啟動期間以及極限頻率和占空比下。
自舉電容器（cboots）使用低ESR電容器，例如陶瓷電容器。 VDD 和 COM 之間的電容，同時支援低端驅動器和自舉電容器的再充電。 建議該電容值至少是自舉電容的十倍。
自舉二極體必須使用低正向壓降，並且為了快速恢復，開關時間必須盡可能快，例如超高速。